'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
===Неполный сумматор==='''Неполный сумматор''' — логическая цепьсхема имеющая два входа и два выхода (двухразрядный сумматор, которая производит сложение двух битовбинарный сумматор). Позволяет вычислять сумму <tex>A+B</tex>, часто обозначаемых где <mathtex>A</mathtex> и <mathtex>B</mathtex>. На выход подаются — это разряды двоичного числа, при этом результатом будут два бита <mathtex>S,C</tex>, где <tex>S</mathtex> и — это бит суммы по модулю, а <mathtex>C</mathtex>— бит переноса. <mathtex>S = A \oplus B</mathtex> и , <mathtex>C = A and B</tex>, <tex>sum = 2 \cdot Btimes C + S</mathtex>.<br />[[Файл:Half_Adder.png|Неполный сумматор]]<br />===Полный сумматор==='''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых <mathtex>A</mathtex>, <mathtex>B</mathtex>, и <mathtex>C_{in}</tex>, где <tex>C_{in}</mathtex>— бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита<tex>S, часто обозначаемые C_{out}</tex>, где <tex>S</tex> — это бит суммы по модулю, а <tex>C_{out}</tex> — бит переноса. <mathtex>C_{out}= <A , B , C></mathtex> и , <mathtex>S= A \oplus B \oplus C</mathtex> , где <mathtex>sum = 2 \times C_{out} + S</mathtex>.<br />[[Файл:Full_Adder.png|Полный сумматор]]<br />==См. также==* [[Реализация булевой функции схемой из функциональных элементов]]* [[Изменение размера оптимальной схемы при переходе к другому базису]]* [[Каскадный сумматор]]* [[Двоичный каскадный сумматор]]* [[Матричный умножитель]]* [[Дерево Уоллеса]]== Литература ==* Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.* Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.* Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits.— 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3
