http://neerc.ifmo.ru/wiki/api.php?action=feedcontributions&feedformat=atom&user=Baev 2026-05-12T19:57:31Z Вклад участника MediaWiki 1.30.0 http://neerc.ifmo.ru/wiki/index.php?title=%D0%A1%D1%83%D0%BC%D0%BC%D0%B0%D1%82%D0%BE%D1%80&diff=4560 2010-10-29T04:20:29Z

<p>Baev: </p> <hr /> <div>'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.<br /> ==Неполный сумматор==<br /> '''Неполный сумматор''' — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму &lt;tex&gt;A+B&lt;/tex&gt;, где &lt;tex&gt;A&lt;/tex&gt; и &lt;tex&gt;B&lt;/tex&gt; — это разряды двоичного числа, при этом результатом будут два бита &lt;tex&gt;S,C&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C&lt;/tex&gt; — бит переноса. &lt;tex&gt;S = A \oplus B&lt;/tex&gt;, &lt;tex&gt;C = A and B&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C + S&lt;/tex&gt;.&lt;br /&gt;<br /> [[Файл:Half_Adder.png|Неполный сумматор]]&lt;br /&gt;<br /> ==Полный сумматор==<br /> '''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых &lt;tex&gt;A&lt;/tex&gt;, &lt;tex&gt;B&lt;/tex&gt;, и &lt;tex&gt;C_{in}&lt;/tex&gt;, где &lt;tex&gt;C_{in}&lt;/tex&gt; — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита &lt;tex&gt;S,C_{out}&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C_{out}&lt;/tex&gt; — бит переноса. &lt;tex&gt;C_{out} = &lt;A , B , C&gt;&lt;/tex&gt;, &lt;tex&gt;S = A \oplus B \oplus C&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C_{out} + S&lt;/tex&gt;.&lt;br /&gt;<br /> [[Файл:Full_Adder.png|Полный сумматор]]&lt;br /&gt;<br /> ==См. также==<br /> * [[Реализация булевой функции схемой из функциональных элементов]]<br /> * [[Изменение размера оптимальной схемы при переходе к другому базису]]<br /> * [[Каскадный сумматор]]<br /> * [[Двоичный каскадный сумматор]]<br /> * [[Матричный умножитель]]<br /> * [[Дерево Уоллеса]]<br /> == Литература ==<br /> * Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.<br /> * Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.<br /> * Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3</div>

Baev http://neerc.ifmo.ru/wiki/index.php?title=%D0%A1%D1%83%D0%BC%D0%BC%D0%B0%D1%82%D0%BE%D1%80&diff=4559 2010-10-29T04:16:48Z

<p>Baev: </p> <hr /> <div>'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.<br /> ==Неполный сумматор==<br /> [[Файл:Half_Adder.png|thumb|200px|Неполный сумматор]]<br /> [[Файл:Full_Adder.png|thumb|400px|Полный сумматор]]<br /> '''Неполный сумматор''' — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму &lt;tex&gt;A+B&lt;/tex&gt;, где &lt;tex&gt;A&lt;/tex&gt; и &lt;tex&gt;B&lt;/tex&gt; — это разряды двоичного числа, при этом результатом будут два бита &lt;tex&gt;S,C&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C&lt;/tex&gt; — бит переноса. &lt;tex&gt;S = A \oplus B&lt;/tex&gt;, &lt;tex&gt;C = A and B&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C + S&lt;/tex&gt;.<br /> ==Полный сумматор==<br /> <br /> '''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых &lt;tex&gt;A&lt;/tex&gt;, &lt;tex&gt;B&lt;/tex&gt;, и &lt;tex&gt;C_{in}&lt;/tex&gt;, где &lt;tex&gt;C_{in}&lt;/tex&gt; — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита &lt;tex&gt;S,C_{out}&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C_{out}&lt;/tex&gt; — бит переноса. &lt;tex&gt;C_{out} = &lt;A , B , C&gt;&lt;/tex&gt;, &lt;tex&gt;S = A \oplus B \oplus C&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C_{out} + S&lt;/tex&gt;.<br /> ==См. также==<br /> * [[Реализация булевой функции схемой из функциональных элементов]]<br /> * [[Изменение размера оптимальной схемы при переходе к другому базису]]<br /> * [[Каскадный сумматор]]<br /> * [[Двоичный каскадный сумматор]]<br /> * [[Матричный умножитель]]<br /> * [[Дерево Уоллеса]]<br /> == Литература ==<br /> * Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.<br /> * Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.<br /> * Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3</div>

Baev http://neerc.ifmo.ru/wiki/index.php?title=%D0%A1%D1%83%D0%BC%D0%BC%D0%B0%D1%82%D0%BE%D1%80&diff=4558 2010-10-29T04:15:59Z

<p>Baev: </p> <hr /> <div>'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.<br /> ==Неполный сумматор==<br /> [[Файл:Half_Adder.png|thumb|300px|Неполный сумматор]]<br /> [[Файл:Full_Adder.png|thumb|300px|Полный сумматор]]<br /> '''Неполный сумматор''' — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму &lt;tex&gt;A+B&lt;/tex&gt;, где &lt;tex&gt;A&lt;/tex&gt; и &lt;tex&gt;B&lt;/tex&gt; — это разряды двоичного числа, при этом результатом будут два бита &lt;tex&gt;S,C&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C&lt;/tex&gt; — бит переноса. &lt;tex&gt;S = A \oplus B&lt;/tex&gt;, &lt;tex&gt;C = A and B&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C + S&lt;/tex&gt;.<br /> ==Полный сумматор==<br /> <br /> '''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых &lt;tex&gt;A&lt;/tex&gt;, &lt;tex&gt;B&lt;/tex&gt;, и &lt;tex&gt;C_{in}&lt;/tex&gt;, где &lt;tex&gt;C_{in}&lt;/tex&gt; — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита &lt;tex&gt;S,C_{out}&lt;/tex&gt;, где &lt;tex&gt;S&lt;/tex&gt; — это бит суммы по модулю, а &lt;tex&gt;C_{out}&lt;/tex&gt; — бит переноса. &lt;tex&gt;C_{out} = &lt;A , B , C&gt;&lt;/tex&gt;, &lt;tex&gt;S = A \oplus B \oplus C&lt;/tex&gt;, &lt;tex&gt;sum = 2 \times C_{out} + S&lt;/tex&gt;.<br /> ==См. также==<br /> * [[Реализация булевой функции схемой из функциональных элементов]]<br /> * [[Изменение размера оптимальной схемы при переходе к другому базису]]<br /> * [[Каскадный сумматор]]<br /> * [[Двоичный каскадный сумматор]]<br /> * [[Матричный умножитель]]<br /> * [[Дерево Уоллеса]]<br /> == Литература ==<br /> * Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.<br /> * Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.<br /> * Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3</div>

Baev http://neerc.ifmo.ru/wiki/index.php?title=%D0%A4%D0%B0%D0%B9%D0%BB:Full_Adder.png&diff=4557 2010-10-29T04:05:29Z

<p>Baev: </p> <hr /> <div></div>

Baev http://neerc.ifmo.ru/wiki/index.php?title=%D0%A4%D0%B0%D0%B9%D0%BB:Half_Adder.png&diff=4556 2010-10-29T04:05:15Z

<p>Baev: </p> <hr /> <div></div>

Baev