Сумматор — различия между версиями

Материал из Викиконспекты
Перейти к: навигация, поиск
м (rollbackEdits.php mass rollback)
 
(не показано 8 промежуточных версий 3 участников)
Строка 1: Строка 1:
 
'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
 
'''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
−
===Неполный сумматор===
+
==Неполный сумматор==
−
'''Неполный сумматор''' — логическая цепь, которая производит сложение двух битов, часто обозначаемых <math>A</math> и <math>B</math>. На выход подаются два бита <math>S</math> и <math>C</math>, где <math>sum = 2 \times C + S</math>.
+
'''Неполный сумматор''' — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму <tex>A+B</tex>, где <tex>A</tex> и <tex>B</tex> — это разряды двоичного числа, при этом результатом будут два бита <tex>S,C</tex>, где <tex>S</tex> — это бит суммы по модулю, а <tex>C</tex> — бит переноса. <tex>S = A \oplus B</tex>, <tex>C = A and B</tex>, <tex>sum = 2 \times C + S</tex>.<br />
−
              ___________
+
[[Файл:Half_Adder.png|Неполный сумматор]]<br />
−
      <math>A</math> ------|          |
+
==Полный сумматор==
−
              | Неполный  |----- <math>S = A \oplus B</math>
+
'''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых <tex>A</tex>, <tex>B</tex>, и <tex>C_{in}</tex>, где <tex>C_{in}</tex> — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор)  На выход подаются два бита <tex>S,C_{out}</tex>, где <tex>S</tex> — это бит суммы по модулю, а <tex>C_{out}</tex> — бит переноса. <tex>C_{out} = <A , B , C></tex>, <tex>S = A \oplus B \oplus C</tex>, <tex>sum = 2 \times C_{out} + S</tex>.<br />
−
              | сумматор  |
+
[[Файл:Full_Adder.png|Полный сумматор]]<br />
−
              |          |----- <math>C = A \and B</math>
 
−
      <math>B</math> ------|___________|
 
−
 
 
−
 
 
−
===Полный сумматор===
 
−
'''Полный сумматор''' — логическая цепь, которая производит сложение трех битов, часто обозначаемых <math>A</math>, <math>B</math>, и <math>C_{in}</math>. На выход подаются два бита, часто обозначаемые <math>C_{out}</math> и <math>S</math> , где <math>sum = 2 \times C_{out} + S</math>.
 
−
              ___________
 
−
      <math>A</math> ------|          |
 
−
              |  Полный  |----- <math>C_{out} = <A , B , C></math>
 
−
      <math>B</math> ------| сумматор  |
 
−
              |          |----- <math>S = A \oplus B \oplus C</math>
 
−
    <math>C_{in}</math> ------|___________|
 
 
==См. также==
 
==См. также==
 
* [[Реализация булевой функции схемой из функциональных элементов]]
 
* [[Реализация булевой функции схемой из функциональных элементов]]
Строка 25: Строка 13:
 
* [[Матричный умножитель]]
 
* [[Матричный умножитель]]
 
* [[Дерево Уоллеса]]
 
* [[Дерево Уоллеса]]
 +
== Литература ==
 +
* Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.
 +
* Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.
 +
* Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3

Текущая версия на 19:10, 4 сентября 2022

Сумматор — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.

Неполный сумматор

Неполный сумматор — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму [math]A+B[/math], где [math]A[/math] и [math]B[/math] — это разряды двоичного числа, при этом результатом будут два бита [math]S,C[/math], где [math]S[/math] — это бит суммы по модулю, а [math]C[/math] — бит переноса. [math]S = A \oplus B[/math], [math]C = A and B[/math], [math]sum = 2 \times C + S[/math].
Неполный сумматор

Полный сумматор

Полный сумматор — логическая цепь, которая производит сложение трех битов, часто обозначаемых [math]A[/math], [math]B[/math], и [math]C_{in}[/math], где [math]C_{in}[/math] — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита [math]S,C_{out}[/math], где [math]S[/math] — это бит суммы по модулю, а [math]C_{out}[/math] — бит переноса. [math]C_{out} = \lt A , B , C\gt [/math], [math]S = A \oplus B \oplus C[/math], [math]sum = 2 \times C_{out} + S[/math].
Полный сумматор

См. также

Литература

  • Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.
  • Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.
  • Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3
Источник — «http://neerc.ifmo.ru/wiki/index.php?title=Сумматор&oldid=84545»