Cумматор — различия между версиями
(→Полный сумматор) |
м (rollbackEdits.php mass rollback) |
||
| (не показано 8 промежуточных версий 4 участников) | |||
| Строка 1: | Строка 1: | ||
| − | '''Сумматор''' — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов. Может складывать два (бинарный), три (тернарный) или n чисел (n-арный). Помимо сложения выполняются и другие операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. | + | '''Сумматор''' (англ. ''adder'') — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или <tex>n</tex>-ичных кодов. Может складывать два (бинарный), три (тернарный) или <tex>n</tex> чисел (<tex>n</tex>-арный). Помимо сложения выполняются и другие операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. |
==Неполный сумматор== | ==Неполный сумматор== | ||
| − | '''Неполный сумматор''' — логическая [[Реализация булевой функции схемой из функциональных элементов|схема]], имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму <tex>A+B</tex>, где <tex>A</tex> и <tex>B</tex> — это разряды двоичного числа. При этом результатом будут два бита <tex>S</tex> и <tex>C</tex>, где <tex>S</tex> — это бит суммы по модулю 2, а <tex>C</tex> — бит переноса. <tex>S = A \oplus B</tex>, <tex>C = A \wedge B</tex>, <tex>A + B = 2 \times C + S</tex>.<br /> | + | '''Неполный сумматор''' (англ. ''half adder'') — логическая [[Реализация булевой функции схемой из функциональных элементов|схема]], имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму <tex>A+B</tex>, где <tex>A</tex> и <tex>B</tex> — это разряды двоичного числа. При этом результатом будут два бита <tex>S</tex> и <tex>C</tex>, где <tex>S</tex> — это бит суммы по модулю <tex>2</tex>, а <tex>C</tex> — бит переноса. <tex>S = A \oplus B</tex>, <tex>C = A \wedge B</tex>, <tex>A + B = 2 \times C + S</tex>.<br /> |
[[Файл:Half_Adder.png|Неполный сумматор]]<br /> | [[Файл:Half_Adder.png|Неполный сумматор]]<br /> | ||
==Полный сумматор== | ==Полный сумматор== | ||
| − | '''Полный сумматор''' — логическая [[Реализация булевой функции схемой из функциональных элементов|схема]], которая производит сложение трех битов, часто обозначаемых <tex>A</tex>, <tex>B</tex> и <tex>C_\mathrm{in}</tex>. На выход подаются два бита <tex>S</tex> и <tex>C_\mathrm{out}</tex>, где <tex>S</tex> — это бит суммы по модулю, а <tex>C_\mathrm{out}</tex> — бит переноса. <tex>C_\mathrm{out} = \bigl\langle A , B , C \bigr\rangle</tex>, <tex>S = A \oplus B \oplus C</tex>, <tex>A + B + C = 2 \times C_\mathrm{out} + S</tex>.<br /> | + | '''Полный сумматор''' (англ. ''full adder'') — логическая [[Реализация булевой функции схемой из функциональных элементов|схема]], которая производит сложение трех битов, часто обозначаемых <tex>A</tex>, <tex>B</tex> и <tex>C_\mathrm{in}</tex>. На выход подаются два бита <tex>S</tex> и <tex>C_\mathrm{out}</tex>, где <tex>S</tex> — это бит суммы по модулю, а <tex>C_\mathrm{out}</tex> — бит переноса. <tex>C_\mathrm{out} = \bigl\langle A , B , C \bigr\rangle</tex>, <tex>S = A \oplus B \oplus C</tex>, <tex>A + B + C = 2 \times C_\mathrm{out} + S</tex>.<br /> |
Полный сумматор используется при построении [[Двоичный каскадный сумматор|двоичного каскадного сумматора]].<br /> | Полный сумматор используется при построении [[Двоичный каскадный сумматор|двоичного каскадного сумматора]].<br /> | ||
[[Файл:Full_Adder.png|Полный сумматор]]<br /> | [[Файл:Full_Adder.png|Полный сумматор]]<br /> | ||
| Строка 16: | Строка 16: | ||
* [[Матричный умножитель]] | * [[Матричный умножитель]] | ||
* [[Дерево Уоллеса]] | * [[Дерево Уоллеса]] | ||
| − | == | + | == Источники информации == |
* Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с. | * Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с. | ||
* Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с. | * Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с. | ||
* Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3 | * Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3 | ||
| + | |||
| + | [[Категория: Дискретная математика и алгоритмы]] | ||
| + | |||
| + | [[Категория: Схемы из функциональных элементов ]] | ||
Текущая версия на 19:10, 4 сентября 2022
Сумматор (англ. adder) — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или -ичных кодов. Может складывать два (бинарный), три (тернарный) или чисел (-арный). Помимо сложения выполняются и другие операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
Неполный сумматор
Неполный сумматор (англ. half adder) — логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму , где и — это разряды двоичного числа. При этом результатом будут два бита и , где — это бит суммы по модулю , а — бит переноса. , , .
Полный сумматор
Полный сумматор (англ. full adder) — логическая схема, которая производит сложение трех битов, часто обозначаемых , и . На выход подаются два бита и , где — это бит суммы по модулю, а — бит переноса. , , .
Полный сумматор используется при построении двоичного каскадного сумматора.
См. также
- Реализация булевой функции схемой из функциональных элементов
- Изменение размера оптимальной схемы при переходе к другому базису
- Каскадный сумматор
- Двоичный каскадный сумматор
- Матричный умножитель
- Дерево Уоллеса
Источники информации
- Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.
- Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.
- Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3
