Каскадный сумматор — различия между версиями
| Строка 1: | Строка 1: | ||
'''Каскадный сумматор''' - логическая цепь, осуществляющая сложение многоразрядных двоичных чисел. | '''Каскадный сумматор''' - логическая цепь, осуществляющая сложение многоразрядных двоичных чисел. | ||
| − | Как известно, с помощью полного сумматора можно сложить 2 одноразрядных двоичных числа. Для сложения двух N-разрядных двоичных чисел можно использовать N полных сумматров. | + | Как известно, с помощью [[Сумматор|полного сумматора]] можно сложить 2 одноразрядных двоичных числа. Для сложения двух N-разрядных двоичных чисел можно использовать N полных сумматров. |
При сложении двух чисел в i-том разряде складываются <TeX>a_i</TeX>,<Tex>b_i</TeX> и входной бит переноса (carry-in bit) <TeX>c_i</TeX>. Младший разряд суммы записывается в i-й разряд ответа (<TeX>s_i</TeX>), а старший становится выходным битом переноса (carry-out bit) <TeX>c_{i+1}</TeX> и используется при сложении в следующем разряде. | При сложении двух чисел в i-том разряде складываются <TeX>a_i</TeX>,<Tex>b_i</TeX> и входной бит переноса (carry-in bit) <TeX>c_i</TeX>. Младший разряд суммы записывается в i-й разряд ответа (<TeX>s_i</TeX>), а старший становится выходным битом переноса (carry-out bit) <TeX>c_{i+1}</TeX> и используется при сложении в следующем разряде. | ||
| Строка 14: | Строка 14: | ||
*[[Сумматор]] | *[[Сумматор]] | ||
*[[Двоичный каскадный сумматор]] | *[[Двоичный каскадный сумматор]] | ||
| + | |||
| + | ==Cсылки == | ||
| + | * [http://en.wikipedia.org/wiki/Adder_(electronics) en.wikipedia.org/wiki/Adder ] | ||
| + | * [http://rain.ifmo.ru/cat/view.php/vis/arithmetics/binary-addition-2002/algorithm ДИСКРЕТНАЯ МАТЕМАТИКА: АЛГОРИТМЫ ] | ||
Версия 21:36, 29 октября 2010
Каскадный сумматор - логическая цепь, осуществляющая сложение многоразрядных двоичных чисел.
Как известно, с помощью полного сумматора можно сложить 2 одноразрядных двоичных числа. Для сложения двух N-разрядных двоичных чисел можно использовать N полных сумматров. При сложении двух чисел в i-том разряде складываются , и входной бит переноса (carry-in bit) . Младший разряд суммы записывается в i-й разряд ответа (), а старший становится выходным битом переноса (carry-out bit) и используется при сложении в следующем разряде.
Составить схему на основе каскадного сумматора достаточно просто, но такой сумматор работает относительно медленно.Действительно, прежде чем сложить i-ые биты надо ждать входного бита переноса от сложения i-1 битов. Таким образом сложение происходит за время О(N).
