Cумматор
Сумматор — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
Неполный сумматор
Неполный сумматор — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму , где  и  — это разряды двоичного числа, при этом результатом будут два бита , где  — это бит суммы по модулю, а  — бит переноса. 
 
.

 
| A | B | S | C | 
| 0 | 0 | 0 | 0 | 
| 0 | 1 | 1 | 0 | 
| 1 | 0 | 1 | 0 | 
| 1 | 1 | 0 | 1 | 
Полный сумматор
Полный сумматор — логическая цепь, которая производит сложение трех битов, часто обозначаемых , , и , где  — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор)  На выход подаются два бита , где  — это бит суммы по модулю, а  — бит переноса. , , .

См. также
- Реализация булевой функции схемой из функциональных элементов
 - Изменение размера оптимальной схемы при переходе к другому базису
 - Каскадный сумматор
 - Двоичный каскадный сумматор
 - Матричный умножитель
 - Дерево Уоллеса
 
Литература
- Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.
 - Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.
 - Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3