Cумматор

Сумматор — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.

Неполный сумматор

Неполный сумматор — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Позволяет вычислять сумму [math]A+B[/math], где [math]A[/math] и [math]B[/math] — это разряды двоичного числа, при этом результатом будут два бита [math]S,C[/math], где [math]S[/math] — это бит суммы по модулю, а [math]C[/math] — бит переноса. [math]S = A \oplus B[/math], [math]C = A \wedge B[/math], [math]sum = 2 \times C + S[/math].

Полный сумматор

Полный сумматор — логическая цепь, которая производит сложение трех битов, часто обозначаемых [math]A[/math], [math]B[/math], и [math]C_{in}[/math], где [math]C_{in}[/math] — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита [math]S,C_{out}[/math], где [math]S[/math] — это бит суммы по модулю, а [math]C_{out}[/math] — бит переноса. [math]C_{out} = \lt A , B , C\gt [/math], [math]S = A \oplus B \oplus C[/math], [math]sum = 2 \times C_{out} + S[/math].

См. также

• Реализация булевой функции схемой из функциональных элементов
• Изменение размера оптимальной схемы при переходе к другому базису
• Каскадный сумматор
• Двоичный каскадный сумматор
• Матричный умножитель
• Дерево Уоллеса

Литература

• Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976. — 232 с.
• Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2001. — 528 с.
• Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. 11. Проектирование арифметических блоков: Сумматор // Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — С. 912. — ISBN 0-13-090996-3